Casa ProdottiBordo del PWB di HDI

Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB

Porcellana Bicheng Electronics Technology Co., Ltd Certificazioni
Porcellana Bicheng Electronics Technology Co., Ltd Certificazioni
Kevin, Ha ricevuto e verificato i bordi - grazie molte. Questi sono perfetti, esattamente di che cosa abbiamo avuto bisogno. rgds Ricchi

—— Rich Rickett

Ruth, Ho ottenuto oggi il PWB e sono solo perfetti. Resti prego una poca pazienza, il mio ordine seguente sta venendo presto. Cordiali saluti da Amburgo Olaf

—— Olaf Kühnhold

Ciao Natalie. Era perfetto, io attacca alcune immagini per il vostro riferimento. E vi invio i 2 progetti seguenti per stanziare. Ringraziamenti molto ancora

—— Sebastian Toplisek

Kevin, Ringraziamenti, sono stati fatti perfettamente e funzionano bene. Come promesso, qui sono i collegamenti per il mio ultimo progetto, facendo uso del PCBs che avete fabbricato per me: Considera, Daniel

—— Daniel Ford

Sono ora online in chat

Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB

Multi Layer HDI PCB Board IATF16949 buried via PCB
Multi Layer HDI PCB Board IATF16949 buried via PCB Multi Layer HDI PCB Board IATF16949 buried via PCB Multi Layer HDI PCB Board IATF16949 buried via PCB Multi Layer HDI PCB Board IATF16949 buried via PCB Multi Layer HDI PCB Board IATF16949 buried via PCB Multi Layer HDI PCB Board IATF16949 buried via PCB

Grande immagine :  Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB

Dettagli:
Luogo di origine: La Cina
Marca: Bicheng
Certificazione: UL, ISO9001, IATF16949
Numero di modello: BIC-203.V1.0
Termini di pagamento e spedizione:
Quantità di ordine minimo: 1pcs
Prezzo: USD9.99-99.99
Imballaggi particolari: Vuoto bags+Cartons
Tempi di consegna: 8-9 giorni lavorativi
Termini di pagamento: T/T
Capacità di alimentazione: 5000pcs al mese
Descrizione di prodotto dettagliata
Materiale di base: Rogers, FR-4, polyimide, ecc Conteggio di strato: Singolo lato, doppio strato, PWB a più strati e ibrido
Dimensione del PWB: ≤400mm X 500mm Peso di rame: 0.5oz (17 µm), 1oz (35µm), 2oz (70µm)
Finitura superficia: Rame nudo, HASL, ENIG, OSP, latta ecc di immersione…
Evidenziare:

Bordo multi del PWB di strato HDI

,

Bordo del PWB di IATF16949 HDI

,

IATF16949 ha sepolto via il PWB

Che cosa è via nel PWB? E la sue capacità parassita ed induttanza parassitaria

Progettazione del PWB di Tag#, PWB a più strati, PWB ad alta densità di collegamento

Fori del PWB

Via è una delle parti importanti di PWB a più strati ed il costo della perforazione rappresenta solitamente 30% - 40% del costo di montaggio del PWB. Brevemente, ogni foro nel PWB può essere chiamato a via. Dal punto di vista della funzione, il foro

può essere diviso in due categorie: uno è usato mentre il collegamento elettrico fra gli strati, l'altro è usato come la riparazione o il posizionamento del dispositivo. Questi fori sono divisi generalmente in tre tipi, cioè foro cieco (cieco via), foro sepolto (sepolto via) ed attraverso il foro (da parte a parte via).

1,1 composizione dei fori

Il foro cieco è individuato sul fondo superiore e del circuito stampato ed ha certa profondità per il collegamento fra la linea di superficie e la linea interna qui sotto. La profondità del foro non supera solitamente un determinato rapporto (apertura). Il foro sepolto è un foro di collegamento situato nello strato interno del circuito stampato, che non non estendere alla superficie del circuito.

Ai i due generi superiori di fori sono situati nello strato interno del circuito. La formazione di processo diretto del foro è usata prima della laminazione e parecchi strati interni possono essere sovrapposti fatti durante la formazione del foro diretto.

Il terzo è chiamato un foro diretto, che attraversa l'intero circuito. Può essere usato per collegare internamente o come foro di riferimento dell'installazione per le componenti. Poiché il foro diretto è più facile da realizzare ed il costo è basso, è utilizzato nella maggior parte dei circuiti stampato invece degli altri due. I seguenti fori citati, senza istruzioni speciali, sono considerati così attraverso i fori.

Dal punto di vista di progettazione, un foro pricipalmente è composto di due parti, una è il foro medio (luogo di perforazione), l'altra è l'area del cuscinetto intorno al foro, vede sotto. La dimensione di queste due parti determina la dimensione del foro. Chiaramente, dentro

la progettazione ad alta velocità e ad alta densità del PWB, progettisti vuole sempre i fori più piccolo il migliore, di modo che può lasciare il cablaggio dello spazio sul bordo.

Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB 0

Inoltre, più piccolo il foro, il più basso la suoi propria capacità parassita e più adatto a circuiti ad alta velocità. La riduzione della dimensione del foro determina l'aumento del costo e la dimensione del foro non può essere ridotta senza restrizione. È limitata dalla tecnologia di perforazione e di placcatura elettrolitica ecc.

Più piccolo il foro, più lungamente prende per perforare il pozzo e più facile è di deviare dalla posizione centrale; e quando la profondità del foro supera 6 volte il diametro del foro, non può essere garantito che la parete del foro può essere uniformemente di rame placcata. Ora, per esempio, lo spessore normale di un PWB (profondità del foro diretto) è 1.6mm, in modo dal diametro minimo del foro fornito dal produttore del PWB può raggiungere soltanto 0.2mm.

1,2 capacità parassita di Vias

Via se stesso ha capacità parassita alla terra. Dove è conosciuto che il diametro del foro d'isolazione sullo strato al suolo è D2, il diametro del tramite cuscinetto è D1, lo spessore del PWB è T, la costante dielettrica del substrato è ε, quindi la valle della capacità parassita attraverso il foro è approssimativamente come segue:

C=1.41εTD1/(D2-D1).

Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB 1

L'effetto principale della capacità parassita attraverso il foro è di prolungare il periodo in aumento del segnale e di ridurre la velocità del circuito. Per esempio, un bordo del PWB con una distanza di 50 mil densamente, se usate la a via con il diametro del cuscinetto del diametro interno 10mil e da 20 mil, 32 mil fra il cuscinetto e l'area di rame al suolo, quindi noi può approssimativamente ottenere la capacità parassita del via dalla formula di cui sopra: C=1.41 x4.4x0.050x0.020/(0.032-0.020) =0.517pF. La quantità variabile di questa parte della capacità causata entro il tempo in aumento è: T10-90=2.2 C (Z0/2)=2.2 x0.517x (55/2)=31.28 ps.

Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB 2

Da questi valori, può essere visto che sebbene l'utilità del ritardo in aumento causato dalla capacità parassita di un singolo via non sia ovvia, il progettista dovrebbe prenderlo in considerazione che se i vias multipli sono usati fra gli strati.

Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB 3

Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB 4

1,3 induttanza parassitaria di Vias

Oltre a capacità parassita, c'è induttanza parassitaria allo stesso tempo con i vias. Nella progettazione del circuito digitale ad alta velocità, il danno causato tramite l'induttanza parassitaria attraverso il foro è spesso maggior di quello della capacità parassita. La sua induttanza parassitaria di serie indebolisce il contributo della capacità di esclusione ed indebolisce l'utilità di filtrazione di intero impianto di alimentazione di potere. Possiamo usare la seguente formula per calcolare semplicemente un'induttanza parassitaria approssimativa del via:

L=5.08h [ln (4h/d) +1].

Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB 5

Dove la L si riferisce all'induttanza del via, h la lunghezza del via, d il diametro del via. Può essere visto dalla formula che il diametro del via ha scarso effetto sull'induttanza, ma il più grande effetto sull'induttanza è la lunghezza del via. Ancora facendo uso dell'esempio di cui sopra, può essere calcolato che l'induttanza del via è: L=5.08 x0.050 [ln (4x0.050/0.010) 1] =1.015 NH. Quando il periodo in aumento del segnale è 1 NS, l'impedenza equivalente è: XL=πL/T10-90=3.19Ω. Tale impedenza non può essere trascurata nel passaggio della corrente ad alta frequenza. In particolare, la capacità di esclusione deve passare con due vias quando collega lo strato di potere e lo strato al suolo, di modo che l'induttanza parassitaria dei vias aumenterà esponenzialmente.

Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB 6

Multi bordo IATF16949 del PWB di strato HDI sepolto via il PWB 7

1,4 progettazione via in del PWB ad alta velocità

Dall'analisi di cui sopra delle caratteristiche parassitarie dei vias, possiamo vedere quello nella progettazione del PWB ad alta velocità, apparentemente il semplice via spesso portiamo i grandi effetti negativi alla progettazione del circuito. Per ridurre l'effetto contrario dell'effetto parassitario dal via, possiamo provare a farlo nella progettazione come segue:

1) Tenendo conto della qualità di segnale e di costo, scelga una dimensione ragionevole per il vaso. Quale progettazione del PWB del modulo di memoria di strato 6-10, 10/20 di mil (cuscinetto di perforazione) via è migliore; per un certo bordo di piccola dimensione ad alta densità, potete anche provare ad usare 8/18 di mil via. Attualmente, poiché le perforatrici del laser sono utilizzate nel montaggio, è possibile usare i fori più di piccola dimensione nelle circostanze tecniche. Per via dell'alimentazione elettrica o la messa a terra, un più grande può essere considerato per ridurre l'impedenza.

2)Dalle due formule discusse sopra, può essere concluso che facendo uso del PWB del diluente un piatto è utile da ridurre i due parametri parassitari dal via.

3)I segnali sul bordo il più distante possibile non cambiano lo strato, cioè, provi a non usare i vias inutili.

4)Il perno dell'alimentazione elettrica e della terra dovrebbe essere perforato a bordo vicino, più breve il filo di piombo fra via ed il perno, il migliore, perché condurranno all'aumento di induttanza. Allo stesso tempo, il filo di piombo del potere e la terra dovrebbero essere spessi come possibile ridurre l'impedenza.

5)Disponga alcuni vias a terra vicino ai vias dell'area di commutazione di strato del segnale per fornire il ciclo più vicino per il segnale. Anche tantissimi vias colleganti ridondanti possono essere disposti sul bordo del PWB. Naturalmente, la progettazione inoltre deve essere flessibile. Via il modello ha discusso più presto è che ogni strato ha cuscinetti ed a volte possiamo ridurre la dimensione o persino rimuovere i cuscinetti di alcuni strati. Particolarmente nel caso di alta densità via delle aree, può condurre alla formazione di scanalatura rotta nello strato di rame con un ciclo della divisione. Per risolvere il problema, oltre a muoverci via la posizione, possiamo anche studiare la possibilità di ridurre la dimensione del cuscinetto dello strato di rame.

Dettagli di contatto
Bicheng Electronics Technology Co., Ltd

Persona di contatto: i.deng

Telefono: +8613481420915

Invia la tua richiesta direttamente a noi (0 / 3000)